快速發布采購 管理采購信息

ADS7806是低功耗12位采樣cmos模數轉換器

時間:2019-9-29, 來源:互聯網, 文章類別:元器件知識庫

特征:35MW最大功耗;50微瓦斷電模式;最大采集25微秒轉換;最大入口和DNL為±1/2LSB;72dB最小SINAD,輸入1kHz;±10V、0V至+5V和0V至+4V輸入。

范圍:單電源+5V運行;并行和串行數據輸出;與16位ADS7807兼容的引腳;使用內部或外部。

參考文獻:28針0.3“塑料浸漬和SOIC。

描述

ADS7806是一種低功耗12位采樣,類似于使用最先進的CMOS結構的數字采樣。它包含一個完整的12位,基于電容的,sar a/d具有S/H、時鐘、基準和微處理器接口,并帶有并行和串行輸出驅動器。ADS7806可以采集并轉換為完整的12位精度最高為25微秒,僅需35兆瓦最大激光修整標度電阻器提供標準工業輸入范圍為±10V和0V至+5V.in此外,0V至+4V范圍允許完整的單電源系統。28針ADS7806采用0.3英寸塑料浸漬在SOIC中,兩者都完全指定用于工業–40°C至+85°C的溫度范圍。

基本操作

并行輸出

圖1a)顯示了操作ADS7806的基本電路具有±10V輸入范圍和并行輸出。使R/C(引腳22)低40納秒(最大12微秒)將啟動轉換器-錫安。忙碌(引腳24)將變低并保持低,直到轉換完成和輸出寄存器更新。如果字節(引腳21)低,則8個最高有效位將為當busy上升時有效;如果byte為high,則當busy上升時4個最低有效位將有效。數據將以二進制2的補碼格式輸出。忙得很高可以用來鎖定數據。讀取第一個字節后,可以切換字節以允許讀取剩余的字節。當忙是低的。

ADS7806將在轉換結束時開始跟蹤輸入信號。在轉換命令之間允許25微秒,確保準確獲取新信號。偏移和增益在內部進行調整,以允許外部單電源修剪。外部電阻補償此調整,如果偏移增益將在軟件中校正(請參閱校準部分)。

串行輸出

圖1b)顯示了操作ADS7806的基本電路具有±10V輸入范圍和串行輸出。將R/C(引腳22)設置為低40ns(最大12微秒)將啟動轉換,并在SData(引腳19)上從先前的轉換輸出有效數據,同步到12個時鐘脈沖數據時鐘(引腳18)。忙(引腳24)將變低并保持在低位,直到轉換完成和串行數據已經傳送。數據將以二進制2的補碼格式輸出,msb優先,并且在數據時鐘的上升和下降邊緣。忙得很高可以用來鎖定數據。所有轉換命令將在忙時被忽略。

ADS7806將在轉換結束時開始跟蹤輸入信號。在轉換命令之間允許25微秒,確保準確獲取新信號。

偏移量和增益在內部進行調整,以允許使用單一電源進行外部微調。外部電阻可補償此調整,如果在軟件中校正偏移和增益,則可以忽略不計。

開始轉換CS(插腳23)和R/C(插腳22)的組合最低持續40ns,立即將ADS7806處于保持狀態并開始轉換“n”。busy(引腳24)將變低并保持低電平,直到轉換“n”完成并且內部輸出寄存器已更新。在忙低期間所有新的轉換命令將是忽略。cs和/或r/c必須在busy變高之前變高,否則將在沒有足夠時間獲取新信號的情況下啟動新的轉換。

ADS7806將在轉換結束時開始跟蹤輸入信號。在轉換命令之間允許25微秒,確保準確獲取新信號。

CS和R/C在內部或水平觸發。在啟動轉換時,沒有要求輸入先變低。但是,如果CS或R/C啟動轉換“n”,確保在啟動輸入之前,較低的臨界輸入至少為10ns。如果EXT/INT表三.使用并行輸出時的控制功能(dataclk低位綁定,ext/int高位綁定)。

(引腳8)在啟動轉換“n”時處于低位,轉換“n-1”的串行數據將在轉換“n”開始后輸出到SData(引腳19)。參見讀取數據部分的內部數據時鐘。為了減少控制管腳的數量,可以將CS系在較低的位置使用r/c控制讀取和轉換模式。在串行輸出模式下使用內部數據時鐘時,這將不起作用。但是,并行輸出和串行輸出(僅當使用外部數據時鐘時)將

當R/C升高時受影響。

閱讀數據

ADS7806以直接二進制或二進制2的補碼數據輸出格式輸出串行或并行數據。如果SB/BTC(引腳7)為高,則輸出為SB格式,如果為低,則輸出為BTC格式。可以在不影響內部輸出寄存器的情況下讀取并行輸出;但是,可以通過串行讀取數據端口將使內部輸出寄存器每數據時鐘脈沖移動一位。因此,在讀取串行端口上的相同數據之前,可以在并行端口上讀取數據,但在讀取并行端口上的相同數據之前,不能通過串行端口讀取數據。

并行輸出要使用并行輸出,請將Ext/Int(引腳8)連接到High(高)和DataClk(引腳18)連接到Low(低)。SData(針腳19)應保留未連接。當R/C(引腳22)高而CS(引腳23)低時,并聯輸出將激活。CS和R/C的任何其他組合將三態并行輸出。有效的轉換數據可以在d7d0(引腳9-13和15-17)上以兩個8位字節讀取。當字節(管腳21)較低時,8個最高有效位對于D7上的msb有效。當byte為high時,4個最低有效位對于d4上的lsb有效。字節可以切換為在一個轉換周期內讀取兩個字節。

初始通電時,并行輸出將包含不確定數據。

并行輸出(轉換后)

轉換“n”完成且輸出寄存器已更新后,忙(引腳24)將變高。轉換'n'的有效數據將在D7-d0(引腳9-13和15-17)上可用。忙得很高可以用來鎖定數據。

并行輸出(轉換期間)

啟動轉換“n”后,可以讀取轉換“n-1”中的有效數據,并在轉換“n”開始后的12微秒內有效。不要試圖讀取數據轉換“n”開始后超過12微秒,直到忙(引腳24)變高;這可能導致讀取無效數據。有關定時限制,請參閱表六和圖2和圖3。

串行輸出

數據可以通過內部數據時鐘或外部數據時鐘。當使用串行輸出時,小心并行輸出D7-d0(引腳9-13和15-17),如當CS(引腳23)時,這些引腳將脫離HI-Z狀態。

內部數據時鐘(轉換期間)

要使用內部數據時鐘,請將Ext/Int(引腳8)打到低位。R/C(引腳22)和CS(引腳23)低的組合將啟動轉換'N',并激活內部數據時鐘(通常為900kHz時鐘頻率)。ADS7806將輸出12從SData(引腳19)上的轉換'n-1'到dataclk(引腳18)上輸出的12個時鐘脈沖同步的有效數據位,msb優先。數據在內部數據時鐘的上升和下降邊緣都有效。崛起忙邊(引腳24)可用于鎖定數據。在第12個時鐘脈沖之后,dataclk將保持低電平,直到下一個轉換啟動,而sdata將進入在第一個時鐘脈沖期間在標簽(pin 20)上輸入的任何邏輯電平。

外部數據時鐘

要使用外部數據時鐘,請將Ext/Int(引腳8)連接到高電平。外部數據時鐘不是轉換時鐘,只能用作數據時鐘。啟用的輸出模式

ADS7806,CS(引腳23)必須低,R/C(引腳22)必須高。dataclk必須高達總數據時鐘周期的20%到70%;時鐘頻率可以在dc和10mhz之間。轉換“n”完成后或轉換“n+1”期間,可以在sdata(引腳19)上輸出來自轉換“n”的串行數據。

簡化變換器控制的一個明顯方法是cs low并使用r/c啟動轉換。雖然這完全可以接受,但使用外部數據時鐘時可能會出現問題。在12微秒的不確定點。在轉換'n'開始直到busy上升之后,內部邏輯將轉換'n'的結果轉換為輸出寄存器。如果CS低,R/C高,外部時鐘如果此時處于高位,數據將丟失。因此,在cs低的情況下,r/c和/或dataclk在此期間必須低,以避免丟失有效數據。

外部數據時鐘(轉換后)

轉換“n”完成后,輸出寄存器已更新,忙碌(引腳24)將走高。在CS低和R/C高的情況下,來自轉換'N'的有效數據將在SData(引腳19)上輸出,同步到DataCLK(引腳18)上的外部數據時鐘輸入。msb在外部數據時鐘的第一個下降沿和第二個上升沿上有效。LSB在數據時鐘的第12下降沿和第13上升沿有效。標簽(引腳20)將為每個外部時鐘脈沖輸入一位數據。標簽上的第一位輸入將在數據CLK的第13下降沿和第14上升沿的SData上有效;第二位輸入將在數據CLK的第14下降沿和第15上升沿等上有效。在連續數據時鐘下,標簽數據將在SData上輸出,直到內部輸出寄存器根據下一個conv的結果進行更新。

外部數據時鐘(轉換期間)

啟動轉換“n”后,可以讀取轉換“n-1”中的有效數據,并在轉換“n”開始后的12微秒內有效。從轉換“n”開始后12微秒到忙(引腳24)上升的數據;這將導致數據丟失。注意:為了在使用外部數據時鐘時獲得最佳性能,在轉換過程中不應將數據打卡。異步數據時鐘的開關噪聲會引起數字饋通,降低變換器的性能。

標簽特征

標簽(引腳20)輸入與外部或內部數據時鐘同步的串行數據。當使用外部數據時鐘時,標簽上的串行位流輸入將跟隨sdata上的lsb輸出,直到內部輸出寄存器用新的轉換結果更新為止。所有12位有效數據輸出后,內部數據時鐘第一上升沿的標簽上的邏輯電平輸入在SData上有效。

輸入范圍

ADS7806提供三個輸入范圍:標準±10V和0-5V,以及一個0-4V范圍,用于完整的單電源系統。圖7a和7b顯示了實現每個輸入范圍以及可選的偏移和增益調整電路所需的電路連接。用圖7b所示的固定電阻器測試和保證偏移和滿標度誤差(1)規范。偏移和增益的調整在本數據表的校準部分中進行了說明。

偏移量和增益在內部進行調整,以允許使用單一電源進行外部微調。外部電阻可補償此調整,如果在軟件中校正偏移和增益,則可以忽略不計(請參閱校準部分)。輸入阻抗匯總在表二中,由產品數據表首頁所示的內部電阻網絡和外部電阻組合而成

注:(1)、滿標度誤差包括在+fs和-fs處測得的偏移和增益誤差。用于每個輸入范圍(見圖8)。輸入電阻分壓器網絡提供固有過電壓保護,保證至少為±25V。高于或低于預期范圍的模擬輸入將分別產生正滿標度或負滿標度數字輸出。對于超出標稱范圍的模擬輸入,將不進行包裝或折疊。

校準

硬件校準

為了校準硬件中ADS7806的偏移和增益,安裝圖7A所示的電阻器。表VII列出了每個輸入范圍相對于輸入的硬件微調范圍。

為了補償和增益,圖7b所示的電阻是必要的。有關外部電阻器的更多詳細信息,請參閱無校準部分。參考表八,了解有無外部電阻時的偏移和增益誤差范圍。

注意,通過外部電阻的實際電壓降至少比通過內部電阻分壓器網絡的電壓降低兩個數量級。應該考慮一下-當選擇外部電阻的精度和漂移規格時。在大多數應用中,1%的金屬薄膜電阻就足夠了。

在某些應用中,圖7b所示的外部電阻器可能不是必需的。這些電阻提供補償的內部調整的偏移和增益,允許校準與一個單一的電源。不使用外部電阻器將導致偏移和增益誤差,以及電氣規格部分中列出的誤差。偏移量是指當輸入接地時,數字輸出的等效電壓。當數字輸出的等效輸出電壓大于模擬輸入時,會出現正增益誤差。參考表八,了解有或無外部電阻時增益和偏移誤差的標稱范圍。參見圖8,了解拆卸外部電阻器時傳輸功能的典型變化。

要進一步分析移除外部電阻的任何組合的效果,請考慮圖9。外部電阻和內部電阻的組合形成分壓器,在cdac處將輸入信號降低到0.3125v到2.8125v的輸入范圍。內部電阻經過激光修整,達到較高的相對精度,以滿足全部規格。然而,由于工藝變化,內部電阻網絡的實際輸入阻抗(查看引腳1或引腳3)僅精確到±20%。在確定移除外部電阻的影響時,應考慮到這一點。

參考文獻

ADS7806可以使用其內部2.5V參考電壓或外部參考電壓工作。通過將外部引用應用于引腳5,可以繞過內部基準;REFD(引腳26)連接高將關閉內部基準,從而將ADS7806的總功耗降低約5兆瓦。

內部基準有大約8 ppm/℃的漂移(典型),占滿標度誤差的大約20%(低標度的fse=?0.5%,高標度的fse=?0.25%)。

ADS7806也有一個內部的參考電壓緩沖器。在所有斷電和參考電壓降低的情況下,緩沖器輸入和輸出的特性阻抗見圖10。

裁判

REF(引腳5)是外部參考的輸入或內部2.5V參考的輸出。2.2μf鉭電容器應盡可能地從地面靠近參考引腳。該電容器和ref的輸出電阻在基準上產生一個低通濾波器來限制噪聲。使用較小的電容值會給參考信號帶來更多的噪聲,降低信噪比和信噪比。REF引腳不應用于驅動外部交流或直流負載。見圖10。

外部參考的范圍是2.3V到2.7V,并確定實際LSB大小。提高基準電壓可以增大變換器的滿量程和lsb尺寸,從而提高信噪比。

CAP

CAP(引腳4)是內部參考緩沖器的輸出。應將2.2μf鉭電容器盡可能靠近接地的帽銷,以在整個轉換周期中為cdac提供最佳的開關電流。該電容器還為緩沖器的輸出提供補償。使用小于1μf的電容器可導致輸出緩沖器振蕩,并且可能沒有足夠的電荷供cdac使用。電容值大于2.2μf對提高性能的影響不大。見圖10和11。

緩沖器的輸出能夠驅動高達1毫安的電流到直流負載。使用外部緩沖器將允許內部參考用于更大的直流負載和交流負載。不要試圖直接驅動輸出電壓為上限的交流負載。這將導致轉換器性能下降。

參考和斷電

ADS7806分別通過PWRD(引腳25)和REFD(引腳26)具有模擬掉電和參考掉電功能。pwrd和refd high將關閉所有保持內部寄存器中先前轉換數據的模擬電路,前提是數據尚未通過串行端口移出。此模式下的典型功耗為50微瓦。使用連接到電容器的2.2微F電容器,功率恢復通常為1毫秒。有關電容器電容值的上電恢復時間,請參見圖11。當+5V應用于VDIG時,ADS7806的數字電路始終保持激活狀態,而不管PWRD和REFD狀態如何。

壓水堆

PWRD高將關閉除參考外的所有模擬電路。先前轉換的數據將保存在內部寄存器中,并且仍然可以讀取。對于pwrd high,convert命令會產生無意義的數據。

雷德

REFD高將關閉內部2.5V參考電壓。所有其他模擬電路,包括參考緩沖器,都將激活。當使用外部參考時,refd應該很高,以最小化功耗和加載對外部參考的影響。參考緩沖器輸入的特性阻抗(高和低)見圖10。內部參考消耗約5兆瓦。

布局

功率

為了獲得最佳性能,將模擬和數字電源引腳連接到同一+5V電源,并將模擬和數字接地連接在一起。如電氣規范中所述,ADS7806將其90%的功率用于模擬電路。ADS7806應視為模擬元件。

A/D的+5V電源應與用于系統數字邏輯的+5V電源分開。將vdig(引腳28)直接連接到數字電源可以由于數字邏輯的開關噪聲而降低轉換器性能。為了獲得最佳性能,+5V電源可以由任何用于模擬信號調節的模擬電源產生。如果存在+12V或+15V電源,則可以使用簡單的+5V調節器。雖然不建議使用數字電源為轉換器供電,但請確保正確過濾電源。無論使用濾波數字電源還是調節模擬電源,VDIG和VANA都應連接到同一個+5V電源。

接地

ADS7806上有三個接地引腳。DGND是數字電源接地。agnd2是模擬電源接地。agnd1是所有a/d內部模擬信號都參考的接地。agnd1更容易受到電流感應電壓降的影響,并且必須具有返回電源的最小電阻路徑。

A/D的所有接地引腳都應與模擬接地平面相連,并與系統的數字邏輯接地分開,以實現最佳性能。模擬和數字接地平面都應與“系統”接地連接,盡可能靠近電源。這有助于防止動態數字接地電流通過公共阻抗調制模擬接地到電源接地。

信號調節

在許多cmos a/d轉換器中,用于采樣保持的fet開關會釋放大量的電荷注入,從而導致驅動運放振蕩。由于ADS7806上的取樣FET開關而引起的電荷注入量約為具有電荷再分配DAC(CDAC)結構的類似ADC上電荷注入量的5-10%。還有一個電阻前端,可以衰減釋放的任何電荷。最終的結果是對A/D之前的信號調節的驅動能力的最低要求。在應用中,任何足以驅動信號的運算放大器都足以驅動ADS7806。

ADS7806的電阻前端還提供了保證的±25V過電壓保護。在大多數情況下,這樣就不需要外部過電壓保護電路。

中間閂鎖

ADS7806對于并行端口有三態輸出,但是如果總線在轉換期間處于活動狀態,則應使用中間鎖存器。如果在轉換過程中總線未激活,則三態輸出可用于將A/D與同一總線上的其他外圍設備隔離。

中間鎖存器有利于任何單片a/d轉換器。ADS7806具有610μV的內部LSB尺寸。從并行端口上的快速開關信號產生的瞬態,即使在A/D為三態時,也可以通過基板耦合到模擬電路,從而導致轉換器性能下降。當使用與引腳兼容的ADS7807或ADS系列中的任何其他16位轉換器時,這種現象的影響將更加明顯。這是因為內部LSB尺寸較小,為38μV。

應用程序信息

qspi接口

圖12顯示了ADS7806和任何配備Qspi的微控制器之間的簡單接口。該接口假定轉換脈沖并非來自微控制器,并且ADS7806是唯一的串行外圍設備。

在啟用qspi接口之前,微控制器必須配置為監視從選擇線。當從機選擇(SS)發生從低到高的轉換時,從busy(表示當前轉換結束)開始,可以啟用端口。如果不這樣做,微控制器和和A/D可能“不同步”。

圖13顯示了ADS7806和一個裝有Qspi的微控制器之間的另一個接口。該接口允許微控制器提供轉換脈沖,同時也允許多個外圍設備連接到串行公共汽車。這個接口和下面的討論假設qspi接口的主時鐘為16.78mhz。注意,微控制器的串行數據輸入與ADS7806的msb(d7)相連,而不是串行輸出(sdata)。使用D7代替串行端口提供三態功能,允許其他外設連接到MISO引腳。當需要與這些外圍設備通信時,pcs0和pcs1應保持高電平;這將保持d7 tri狀態并防止發生轉換。

在這種配置中,qspi接口實際上被設置為執行兩種不同的串行傳輸。第一個,8位傳輸,使pcs0(r/c)和pcs1(cs)在開始轉換時變低。第二個,12位傳輸,只會導致將PCS1(CS)調低。此時將傳輸有效數據。

對于這兩種傳輸,dt寄存器(傳輸后延遲)用于引起19微秒延遲。接口也被設置為包裝到隊列的開頭。這樣,qspi是為ads7806生成適當定時的狀態機。因此,該定時鎖定到微控制器的基于晶體的定時,而不是中斷驅動。因此,該接口適用于交流和直流測量。

對于最快的轉換速率,波特率應設置為2(4.19MHz SCK),dt設置為10,第一個串行傳輸設置為8位,第二個設置為12位,dsck禁用(在命令控制字節中)。這將允許23千赫的最大轉換率。對于較慢的速率,應增加dt。不要減慢SCK,因為這可能增加在第一個8位傳輸期間影響轉換結果或意外啟動第二個轉換的機會。

此外,cpol和cpha應設置為零(sck通常較低,數據在上升沿捕獲)。8位傳輸的命令控制字節應設置為20小時,12位傳輸的命令控制字節應設置為61小時。

SPI接口

spi接口通常只能進行8位數據傳輸。對于一些具有spi接口的微控制器,可能以類似的方式接收數據,如圖12中qspi接口所示。在內容被最低有效位覆蓋之前,微控制器需要獲取8個最高有效位。

圖13所示的qspi接口的修改版本可能是可能的。對于大多數具有spi接口的微控制器來說,轉換脈沖的自動產生是不可能的,必須用軟件來完成。由于轉換脈沖本身的抖動性能不足,這將限制接口用于“DC”應用。

DSP56000接口

DSP56000串行接口具有SPI兼容模式和一些增強功能。圖14顯示了ADS7806和DSP56000之間的接口,這與圖12中的Qspi接口非常相似。如qspi一節所述,dsp56000必須進行編程,以便在從低到高觀察到SC1上的轉換(轉換結束時忙得很高)。

如圖15所示,DSP56000還可以通過包括一個單穩態多諧振蕩器來提供轉換脈沖。接口的接收和發送部分被分離(異步模式),并且發送部分被設置為每隔一個發送幀生成字長幀同步(幀速率分配器被設置為2)。預分頻模數應設置為5。

該電路中的單穩態多諧振蕩器將為轉換脈沖提供不同的脈沖寬度。脈沖寬度將由多諧振蕩器使用的外部R和C值確定。74HCT123N數據表顯示脈沖寬度為(0.7)rc。選擇接近本數據表中規定的最小值的脈沖寬度將提供最佳性能。20.48MHz DSP56000的最大轉換速率為35.6kHz。如果在dsp56000上可以容忍較慢的振蕩器,則可以通過使用19.2mhz時鐘和4的預分頻模數來實現40khz的轉換速率。

技術文章分類
相關技術文章
天海翼种子