快速發布采購 管理采購信息

AD650 V/F/V(電壓-頻率或頻率-電壓轉換器)

時間:2019-9-29, 來源:互聯網, 文章類別:元器件知識庫

特征:V/F轉換到1 MHz;可靠的整體結構;極低非線性;10 kHz時,典型值為0.002%;100 kHz時0.005%典型值;1兆赫時為0.07%典型值;輸入偏移可調為零;CMOS或TTL兼容;單極、雙極或差分V/F;V/F或F/V轉換;表面貼裝;提供符合MIL-STD-883的版本。

產品描述

AD650 V/F/V(電壓-頻率或頻率-電壓轉換器)提供了高頻操作和以前不可用的單片形式的低非線性的組合。v/f傳遞函數固有的單調性使ad650成為一種高分辨率模數轉換器。靈活的輸入配置允許使用多種輸入電壓和電流格式,具有單獨數字接地的開放式集電極輸出允許簡單地連接到標準邏輯系列或光耦合器。

AD650的線性誤差通常為20ppm(滿標度的0.002%),在10kHz滿標度時最大為50ppm(0.005%)。這對應于模數轉換器電路中的大約14位線性度。更高的滿標度頻率或更長的計數間隔可用于更高的分辨率轉換。AD650具有60年的有效動態范圍,允許極高分辨率的測量。即使在1 MHz滿標度下,AD650KN、BD和SD等級的線性度也保證小于1000 ppm(0.1%)。

除了模數轉換外,AD650還可用于隔離模擬信號傳輸應用、相位鎖定回路電路和精密步進電機速度控制器。在F/V模式下,AD650可用于精密轉速表和FM解調電路。輸入信號范圍和滿標度輸出頻率由用戶通過兩個外部電容器和一個電阻器進行編程。輸入偏置電壓可以用一個外部電位器調零。

AD650JN和AD650KN采用塑料14鉛浸漬包裝。AD650JP可用于20引線塑料引線芯片載體(PLCC)。AD650的兩個塑料包裝版本都規定了商用(0°C至+70°C)溫度范圍。對于工業溫度范圍(–25°C至+85°C)應用,AD650AD和AD650BD采用陶瓷封裝。AD650SD適用于整個-55°C至+125°C的擴展溫度范圍。

產品亮點

1、除了非常高的線性度外,AD650還可以在高達1MHz的滿標度輸出頻率下工作。這兩個特性的結合使得AD650成為需要高分辨率單調A/D轉換的應用的廉價解決方案。

2、AD650具有非常通用的架構,可以配置為適應雙極、單極或差分輸入電壓或單極輸入電流。

3、ttl或cmos兼容性是通過使用opencollector頻率輸出實現的。對于傳統的cmos或ttl邏輯電平,上拉電阻器可以連接到高達+30v或+15v或+5v的電壓。

4、通過添加簡單的邏輯偏置網絡并重新配置ad650,用于v/f轉換的相同組件也可用于f/v轉換。

5、AD650提供獨立的模擬和數字接地。此功能允許在實際應用中防止接地回路。

6、AD650有符合MILSTD-883的版本。詳細規格見模擬裝置軍品數據手冊或現行AD650/883B數據表。

電路操作

單極配置

AD650是一個電荷平衡電壓-頻率轉換器。在圖1所示的接線圖或圖2a的框圖中,輸入信號被輸入電阻rin轉換成等效電流。該電流由一個內部反饋電流精確地平衡,該電流由一個從開關的1毫安內部電流源以短時間、定時的脈沖傳輸。這些電流脈沖可以被認為是精確定義的電荷包。所需的電荷包的數量,每個產生一個輸出晶體管的脈沖,取決于輸入信號的幅度。由于單位時間傳送的電荷包的數目取決于輸入信號的幅度,因此將完成線性電壓頻率轉換。頻率輸出通過開路集電極晶體管提供。

更嚴格的分析表明電荷平衡電壓-頻率轉換是如何發生的。

如圖2a所示,該裝置被布置為v-to-f轉換器。該裝置由輸入積分器、電流源和轉向開關、比較器和一次觸發組成。當一次觸發的輸出低時,電流轉向開關s1將所有電流轉移到運算放大器的輸出,這稱為積分周期。當觸發一次觸發且其輸出高時,開關s1將所有電流轉移到運算放大器的求和結;這稱為復位周期。圖2中顯示了兩種不同的狀態以及不同的支路電流。應該注意的是,從運放的輸出電流對于任何一種狀態都是相同的,從而使瞬變最小化。

正輸入電壓產生一個電流(iin=vin/rin),對積分器電容器cint充電。當電荷在CINT上積累時,積分器的輸出電壓向地傾斜。當積分器輸出電壓(引腳1)超過比較器閾值(–0.6伏)時,比較器觸發一次觸發,其時間周期tos由一次觸發電容cos確定。具體來說,一次性時間段是:

一旦積分器輸出電壓超過比較器閾值,并且積分器以一定量向上傾斜,復位周期即開始:

復位周期結束后,設備開始另一個積分周期,如圖2所示,并再次開始向下傾斜。達到比較器閾值所需的時間量如下:

現在輸出頻率為:

請注意,積分電容器cint對傳遞關系沒有影響,但僅決定積分器輸出鋸齒信號的振幅。

一次性計時

前面分析的一個關鍵部分是方程式(1)中給出的一次性時間段。該時間段可分解為大約300 ns的傳播延遲,以及與定時電容cos線性相關的第二時間段。當觸發一次觸發時,將引腳6固定在模擬接地上的電壓開關打開,允許該電壓變化。一個內部0.5毫安的電流源連接到引腳6,然后將其電流從cos中抽出,導致引腳6處的電壓線性下降。在大約–3.4 V時,單發重置自身,從而結束計時周期并重新開始V/F轉換循環。總的一次性時間段可以用數學形式表示為:

替換上面引用的實際值:

這簡化為上面給出的時間周期方程。

組件選擇

用戶只能選擇四個組件值。這些是輸入電阻rin、定時電容cos、邏輯電阻r2和集成電容cint。前兩個決定輸入電壓和滿標度頻率,而后兩個則由其他電路因素決定。

在要選擇的四個組件中,R2是最容易定義的。作為一個上拉電阻,如果希望ttl的最大電壓為0.4v,則應選擇將通過輸出晶體管的電流限制在8ma。例如,如果使用5伏邏輯電源,R2應不小于5伏/8毫安或625歐姆。如果需要,可以使用較大的值。

RIN和COS是設置滿標度頻率以適應給定信號范圍的唯一兩個參數。受rin和cos選擇影響的swing變量是非線性的。圖3的選擇指南非常形象地展示了這一點。一般來說,較大的cos值和較低的滿標度輸入電流(較高的rin值)提供更好的線性度。在圖3中,顯示了RIN四種不同選擇的含義。盡管選擇指南是針對輸入信號范圍為0到10 V的單極性配置設置的,但其結果可以擴展到其他配置和輸入信號范圍。對于100 kHz的滿標度頻率(對應于10 V輸入),您可以看到,在可用的選擇中,Rin=20 K和Cos=620 pF給出了最低的非線性,0.0038%。另外,如果你想使用最高的頻率,這將產生20ppm的最小非線性,約為33kHz(40.2kΩ和1000pf)。

對于10 V以外的輸入信號跨距,輸入電阻必須按比例縮放。例如,如果為0 V–10 V跨距調用100 kΩ,則10 K將用于0 V–1 V跨距,或200 kΩ用于±10 V雙極連接。

最后要選擇的元件是集成電容器CINT。在幾乎所有情況下,CINT的最佳值可以使用以下公式計算:

當使用適當的cint值時,ad650的電荷平衡結構提供輸入信號的連續集成,因此產生大量的噪聲和干擾。

如果在恒定柵極周期內通過計數脈沖來測量輸出頻率,則積分可為對應于柵極周期及其諧波的頻率提供無限的法向模抑制。然而,如果積分器級被過大的噪聲脈沖飽和,則信號的連續積分將被中斷,使得噪聲出現在輸出端。如果將出現在cint上的噪聲的近似量是已知的(vnoise),則可以使用以下不等式檢查cint的值:

例如,考慮一個應用程序,它要求最大頻率為75 kHz,信號范圍為0 V–1 V,電源電壓僅為±9 V。圖3中的組件選擇指南用于為RIN選擇2.0 kΩ,為COS選擇1000 pF。這將導致約7微秒的一次性時間周期。將75 kHz代入方程式7,得出CINT的1300 pF值。當輸入信號接近零時,在復位階段,1毫安通過集成電容器流向開關電流接收器,導致CINT上的電壓增加約5.5伏。由于積分器輸出級需要大約3伏的磁頭空間才能正常工作,因此在信號線上集成外來噪聲只剩下0.5伏的裕度。此時負噪聲脈沖可能使積分器飽和,從而導致信號積分誤差。將cint提高到1500 pf或2000 pf將提供更多的噪聲裕度,從而消除這個潛在的故障點。

雙極性V/F

圖4顯示了如何使用內部雙極電流接收器為±5 V信號范圍提供半刻度偏移,同時提供100 kHz的最大輸出頻率。當在引腳4和5之間連接1.24 kΩ電阻器時,啟用標稱0.5毫安(±10%)偏置電流接收器。因此,在顯示接地10 kΩ標稱電阻的情況下,在引腳2處產生-5 V偏移。

由于引腳3也必須為-5 V,因此通過RIN的電流為:10伏/40千歐=+0.25毫安(在車輛識別號=+5伏時),0毫安(在車輛識別號=–5伏時)。

選擇組件時使用的指導原則與單極配置中概述的指導原則相同,只需進行一次更改。整個信號范圍內的電壓必須等于最大值

單極配置中的輸入電壓。換言之,輸入電阻rin的值由輸入電壓跨度而不是最大輸入電壓決定。還建議使用從針腳1到接地的二極管。這將在“其他電路條件”一節中進一步討論。

在單極電路中,rin和cos必須具有低溫系數,以最小化總增益漂移。用于激活0.5毫安偏置電流的1.24 kΩ電阻器也應具有低溫系數。雙極偏置電流的溫度系數約為–200 ppm/℃。

單極V/F,負輸入電壓

圖5顯示了負輸入電壓V/F轉換的連接圖。在這種結構中,滿標度輸出頻率發生在負滿標度輸入,零輸出頻率對應于零輸入電壓。

可以使用非常高阻抗的信號源,因為它只驅動非垂直積分器輸入。該端子的典型輸入阻抗為1 GΩ或更高。對于使用圖1的連接圖的正輸入信號的v/f轉換,信號發生器必須能夠提供集成電流來驅動ad650。對于圖5中的負V/F轉換電路,積分電流通過R1和R3從地面引出,有源輸入為高阻抗。負輸入電壓的電路操作與前一節中描述的正輸入單極轉換非常相似。為了獲得最佳運行結果,請使用該節中列出的組件方程。

F/V轉換

AD650還制造了一個非常線性的頻率-電壓轉換器。圖6顯示了用TTL輸入邏輯電平進行F/V轉換的連接圖。每次輸入信號越過比較器閾值變為負值時,一次觸發被激活,并在測量的時間段內(由cos確定)將1 ma切換到積分器輸入。隨著頻率的增加,注入集成電容器的電荷量成比例增加。當通過r1和r3的泄漏電流等于被切換到積分器的平均電流時,通過積分器的電壓穩定。這兩種效應的最終結果是平均輸出電壓與輸入頻率成正比。通過使用v/f轉換部分中列出的相同準則和方程選擇組件,可以獲得最佳性能。

高頻操作

當AD650在或接近其最大頻率1兆赫時,必須遵守適當的射頻技術。引線長度必須盡可能短,尤其是在一次性和集成電容器上,以及在集成和結處。此外,在500 kHz以上的最大輸出頻率下,需要一個3.6 kΩ的下拉電阻器,從引腳1到–vs(見圖7)。通過下拉電阻的附加電流降低了運算放大器的輸出阻抗,改善了其瞬態響應。

去耦和接地

在電源電壓引腳上使用旁路電容器并在電源線中插入小值電阻(10Ω至100Ω)是良好的工程實踐,以提供系統中各電路之間的去耦措施。應在電源電壓引腳和模擬信號接地之間使用0.1μf至1.0μf的陶瓷電容器,以便在AD650上正確旁路。

此外,在每條電源線上,1μf至10μf的較大板級去耦電容器應相對靠近ad650。在高分辨率數據采集應用中,這種預防措施是必不可少的,因為人們期望利用AD650的全線性和動態范圍。盡管某些類型的電路在每個電路板上只有一個位置的電源去耦時可以令人滿意地工作,但在高精度模擬設計中強烈反對這種做法。

AD650上提供單獨的數字和模擬接地。開路集電極頻率輸出晶體管的發射極是返回數字接地的唯一節點。所有其他信號均指模擬接地。兩個獨立接地的目的是允許高精度模擬信號和電路數字部分之間的隔離。在數字地面上,在不影響vfc精度的情況下,可以容忍多達幾百毫伏的噪聲。當切換與頻率輸出信號相關的大電流時,這種接地噪聲是不可避免的。

在1兆赫滿標度下,有必要使用約500歐姆的上拉電阻,以獲得足夠快的上升時間,從而提供定義良好的輸出脈沖。這意味著,例如,從5伏邏輯電源,開路集電極輸出將消耗10毫安。

由于電線的自感,這種大電流的開關肯定會在長距離接地運行時引起響鈴。例如,20規格導線的電感約為每英寸20毫安;在12英寸20規格導線的末端以50毫安的電流轉換10毫安,將產生50毫伏的電壓尖峰。AD650的獨立數字接地將很容易處理這些類型的開關瞬態。

由于這些快速瞬變產生的電磁能量輻射所造成的干擾仍將是一個問題。通常,電壓尖峰由感應開關瞬態產生;這些尖峰可以電容耦合到電路的其他部分。另一個問題是由于電線的分布電容和電感引起的地線和電源線的振鈴。這種振鈴還可以將干擾耦合到敏感的模擬電路中。解決這些問題的最佳方法是在AD650封裝中適當繞過邏輯電源。

1 μf至10μf鉭電容器應直接連接到上拉電阻器的電源側和數字接地引腳10。上拉電阻器應直接連接到頻率輸出引腳8。旁路電容器和上拉電阻器上的引線長度應盡可能短。電容器將提供(或吸收)電流瞬變,大的交流信號將通過電容器、上拉電阻和頻率輸出晶體管以物理上的小回路流動。重要的是,回路的物理尺寸要小,原因有兩個:第一,如果導線短路,自感會減少;第二,回路不會有效地輻射rfi。

數字接地(針腳10)應單獨連接到電源接地。請注意,通向數字電源的導線僅攜帶直流電流,不能輻射射頻干擾。由于模擬和數字接地上返回的電流不同,也可能存在直流接地降。這不會引起任何問題。事實上,AD650可以承受模擬和數字接地之間高達0.25伏的直流電位差。這些特點大大簡化了大型系統的配電和地面管理。正確的接地技術要求數字和模擬接地分別返回電源。此外,信號接地必須直接參考組件上的模擬接地(引腳11)。所有信號接地應直接連接到引腳11,尤其是一次性電容器。

溫度系數

AD650的漂移規范不包括任何支持電阻器或電容器的溫度效應。輸入電阻r1和r3以及定時電容cos的漂移直接影響整體溫度穩定性。在圖2的應用中,與100 ppm/℃電容器一起使用的10 ppm/℃輸入電阻器可能導致最大的整體電路增益漂移:150 ppm/攝氏度(AD650A)+100 ppm/攝氏度(COS)+10 ppm/攝氏度(RIN)260 ppm/攝氏度

在雙極結構中,用于激活內部雙極偏置電流源的1.24 kΩ電阻器的漂移將直接影響該電流的值。該電阻器應與連接至運放非轉換輸入(引腳2)的電阻器匹配,見圖4。也就是說,這兩個電阻的溫度系數應該相等。如果是這種情況,則電阻的溫度系數的影響相互抵消,并且在運算放大器非轉換輸入處產生的偏移電壓的漂移將僅由ad650確定。在這些條件下,雙極偏置電壓的tc通常為–200 ppm/℃,最大為–300 ppm/℃。偏置電壓總是隨著溫度的升高而減小。

其他電路元件不直接影響VFC過溫變化的精度,只要它們的實際值與標稱值相差不大,從而妨礙操作。這包括集成電容器,CINT。CINT電容值的變化只會導致電容器兩端的電壓變化率不同。在積分階段(參見圖2),CINT上的電壓變化率與復位階段相反。

1、“電子系統中的降噪技術”,作者:H.W.Ott,

通過漂移或CINT的公差。積分器電容器的變化的凈效應只是改變積分器輸出處鋸齒波的峰間振幅。

AD650的增益溫度系數不是恒定值。相反,增益tc是滿標度頻率和環境溫度的函數。在低滿標度頻率下,增益tc主要由內部基準(埋置齊納基準)的穩定性決定。這種低速增益tc可以相當好;在10 kHz滿標度下,接近25°C的增益tc通常為0±50 ppm/℃。盡管增益tc隨環境溫度變化(在較高溫度下趨于正),但在整個軍事溫度范圍內,漂移仍保持在±75 ppm/℃的窗口內。在滿標度頻率高于10khz時,動態誤差比直流參考電壓的靜態漂移更為重要。在100 kHz及以上的滿標度頻率下,這些定時誤差控制增益tc。例如,在100 kHz滿標度頻率(Rin=40 K和Cos=330 pF)下,接近室溫的增益Tc通常為-80±50 ppm/℃,但在接近+125℃的環境溫度下,增益Tc往往更為正值,通常為+15±50 ppm/℃。該信息以圖形形式顯示在圖8中。在較高的溫度下,增益tc總是趨于正。因此,可以通過使用具有適當tc的一次性電容器來消除電路的漂移來調整ad650的增益tc。例如,考慮100 kHz滿標度頻率。平均漂移-100ppm/℃意味著隨著溫度的升高,電路將產生一個較低的頻率響應于給定的輸入電壓。這意味著,隨著溫度的升高,一次性電容器的值必須減小,以補償AD650的增益Tc;也就是說,電容器的Tc必須為-100 ppm/℃。現在考慮1 MHz滿標度頻率。

除非知道預期的環境溫度范圍,否則不可能在性能上取得很大的改進。例如,在恒定低溫應用中,例如在北極氣候(大約-20°C)中收集數據,需要漂移-310 ppm/℃的cos,以補償ad650的增益漂移。但是,如果該電路的環境溫度應為+75°C,則cos cap將增益tc從大約0 ppm改變為+310 ppm/℃。

當ad650被配置為負或雙極輸入電壓以及f/v轉換時,上述組件的溫度效應相同。

非線性規范

AD650的線性誤差由端點法指定。也就是說,誤差是用在滿標度和“零”下校準變換器后與理想電壓-頻率轉換關系的偏差來表示的。非線性將隨一次性電容器和輸入電阻的選擇而變化(見圖3)。線性規范的驗證需要線性誤差小于20ppm的可切換電壓源(或dac)的可用性,并且使用非常長的測量間隔來最小化計數不確定性。每個ad650都會自動進行線性測試,通常不需要進行這種驗證,這既繁瑣又耗時。如果需要進行非線性測試,無論是作為來料質量篩選的一部分,還是作為最終產品評估的一部分,一個自動化的“臺式”測試儀將被證明是有用的。參考文獻2中描述了基于模擬裝置的lts-2010的這種系統。

圖9顯示了電壓-頻率轉換關系,為清晰起見,非線性被放大。確定非線性的第一步是連接圖9b.在1 MHz滿標度工作范圍(通常為10 mV和10 V)下用直線放大非線性。這條直線就是電路所需要的理想關系。第二步是找出這條線和電路在端點之間的幾個點上的實際響應之間的差異,通常十個中間點就足夠了。實際響應和理想響應之間的差異是以赫茲為單位測量的頻率誤差。最后,這些頻率誤差被標準化為滿標度頻率,并表示為百萬分之一滿標度(ppm)或百分之一滿標度(%)。例如,在滿100 kHz時

2、“V–F轉換器需要精確的線性測試”,作者L.Devito(電子設計,1982年3月4日)。

標度,如果最大頻率誤差為5赫茲,則非線性將被指定為50 ppm或0.005%。通常在100 kHz刻度上,非線性為正,最大值出現在大約中間刻度處(圖9a)。在更高的滿標度頻率(500 kHz至1 MHz)下,非線性變成“S”形,最大值可以是正值或負值。通常,在1兆赫刻度(rin=16.9k,cos=51 pf)上,非線性在約2/3刻度以下為正,在該點以上為負。如圖9b所示。

PSRR

電源抑制比是隨著電源電壓的改變而改變的ad650的增益的規格。psrr以百萬分之幾的單位表示,電源的每百分比增益變化ppm/%。例如,當電源電壓為±15伏時,考慮一個輸入電壓為10伏,輸出頻率為100千赫的vfc。將電源電壓更改為±12.5伏是30伏或16.7%之間的5伏變化。如果輸出頻率變化到99.9khz,增益變化為0.1%或1000ppm。psrr為1000 ppm除以16.7%,等于60 ppm/%。

AD650的PSRR是滿標度工作頻率的函數。在低滿標度頻率下,psrr由器件中參考電路的穩定性決定,可以是非常好的。在較高的頻率下,動態誤差比靜態參考信號更為重要,因此psrr不太好。在10 kHz滿標度頻率下(RIN=40 K,COS=3300 pF),PSRR值通常為0±20 ppm/%。在100 kHz(RIN=40K,COS=330 pF)時,PSRR通常為+80±40 ppm/%;在1 MHz(RIN=16.9 kΩ,COS=51 pF)時,PSRR為+350±50 ppm/%。圖10以圖形方式總結了這些信息。

其他電路注意事項

連接到引腳1、2和3的輸入放大器不是標準運算放大器。相反,該設計已優化為簡單和高速。這個放大器和普通運算放大器最大的區別是缺少積分器(或電平偏移)級。因此,輸出端(針腳1)上的電壓必須始終高于輸入端(針腳2和3)下的2伏。例如,在F-to-V轉換模式下,見圖6,運算放大器的非垂直輸入(引腳2)接地,這意味著圖中的輸出(引腳1)將不能在輸出端要求負電壓,但可以想象通過連接一個額外的R來要求雙極輸出電壓(比如±10伏)。從引腳3到正極電壓的電阻。這是行不通的。

在通電時或通電前存在高正輸入電壓的情況下,應小心。這些情況可能導致積分器輸出(引腳1)鎖定。這是一個無損閂鎖,因此,可以通過循環電源恢復正常工作。如圖4所示,通過連接兩個二極管(例如1N914或1N4148)可以防止鎖存,從而防止插腳1在插腳2下方擺動。

第二個主要區別是,輸出只會下降1毫安的負電源。除了用于v-to-f轉換的1毫安電流源外,輸出端沒有下拉級。運算放大器將從正電源中產生大量電流,并且它受到電流限制的內部保護。當運放不提供外部電流時,它的輸出可以被驅動到正電源的3伏以內。當電源為10毫安時,輸出電壓可驅動至正電源的6伏以內。

該運算放大器與普通器件之間的第三個區別是,反向輸入pin 3是偏置電流補償的,而非偏置輸入不是偏置電流補償的。反向輸入處的偏置電流名義上為零,但在任一方向上都可能高達20毫安。非垂直輸入通常具有40毫安的偏置電流,該電流始終流入節點(npn輸入晶體管)。因此,不可能通過匹配輸入電阻來匹配由偏置電流引起的輸入電壓降。

運算放大器有調節輸入偏置電壓的裝置。20 kΩ的電位計連接到針腳13和14,雨刮器通過250 kΩ電阻器連接到正極電源。通過250 kΩ電阻建立約0.6伏的電勢,并將3μA電流注入零針。也可以通過僅使用一個零引腳并使用雙極電流輸入或輸出零引腳來使運放偏移電壓為零。所需的電流量將非常小,通常小于3微安。此技術在本數據表的應用部分中顯示:自動調零電路使用此技術。

雙極偏置電流通過在引腳4和負極電源之間連接1.24 kΩ電阻器激活。輸出到運放非垂直輸入的合成電流名義上為0.5毫安,公差為±10%。然后,當引腳2通過電阻器接地時,該電流用于提供偏移電壓。出現在引腳2上的0.5毫安也流過1.24 kΩ電阻器,該電流可通過觀察1.24 kΩ電阻器上的電壓獲得。外部電阻用于激活雙極偏置電流源,以提供產生的偏置電壓的最低公差和溫度漂移。可以使用引腳4和–vs之間的其他電阻值來獲得不同于0.5毫安的雙極偏置電流。圖11是雙極偏置電流和用于激活電源的電阻值之間的關系圖。

差動電壓-頻率轉換的應用

圖12的電路接受一個真正的浮動差分輸入信號。共模輸入VCM相對于模擬接地可能在+15到-5伏的范圍內。相對于共模輸入,信號輸入(車輛識別號)可能為±5伏。兩個輸入都是低阻抗的:驅動共模輸入的源必須提供雙極偏置電流源引出的0.5毫安,驅動信號輸入的源必須提供集成電流。

如果需要較低的共模電壓范圍,則較低的電壓可以使用齊納。例如,如果使用5伏齊納,VCM輸入可能在+10至-5伏范圍內。如果根本不使用齊納,則共模范圍相對于模擬接地為±5伏。如果不使用齊納,則不需要10k下拉電阻器,積分器輸出(引腳1)直接連接到比較器輸入(引腳9)。

自動調零電路

為了充分利用AD650 VFC的動態范圍,需要轉換非常小的輸入電壓。例如,基于10伏滿刻度的60年動態范圍需要精確測量低至10微伏的信號。在這些恒定的偏置電壓中,不會影響動態范圍,而只是將所有頻率讀數移動幾赫茲。但是,如果偏移量應該改變,那么就不可能區分小輸入電壓的小變化和偏移電壓的漂移。因此,可用動態范圍較小。圖13所示的電路提供運算放大器偏置電壓的自動調整。該電路使用AD582采樣保持放大器來控制偏移,VFC的輸入電壓通過AD7512DI模擬開關在接地和待測信號之間切換。AD650的偏移通過向引腳13注入電流或從引腳13引出電流來調整。請注意,僅使用一個偏移空端號。在“VFC范數”模式下,SHA處于保持模式,保持電容非常大,0.1μF,以保持AD650偏移常數長時間。

當電路處于“自動歸零”模式時,SHA處于采樣模式,并表現為運算放大器。該電路是一個經典的雙放大器伺服回路的變種,其中被測器件的輸出(DUT)-這里的DUT是AD650運算放大器被迫通過控制放大器SHA的反饋作用來接地。由于vfc電路的輸入在自動調零模式下接地,因此可以流動的輸入電流由ad650運算放大器的偏置電壓決定。由于積分器級的輸出被強制接地,所以已知電壓沒有變化(等于接地電位)。因此,如果積分器的輸出是恒定的,則其輸入電流必須為零,因此偏移電壓被強制為零。注意,被測器件的輸出可能被強制到除接地以外的任何方便的電壓。所需要的只是知道輸出電壓是恒定的。還要注意,在該電路中,ad650運放的逆變輸入處的偏置電流的影響也為零。分流200 kΩ電阻的1000 pf電容器是對兩個放大器伺服回路的補償。一個回路中的兩個積分器需要一個零點進行補償。請注意,從AD650的引腳1到負極電源的3.6 kΩ電阻不是自動調零電路的一部分,而是在1 MHz下VFC工作所需的電阻。

鎖相環f/v轉換

盡管圖6中所示的f/v轉換技術非常精確,只使用少數額外組件,但它在信號頻率響應和載波饋通方面非常有限。如果載波(或輸入)頻率瞬間改變,則由于cint和rin形成的積分器時間常數,輸出不能很快改變。雖然可以降低積分器時間常數以提供更快的f-to-v輸出電壓的穩定,但是載波饋通將變大。對于超過2kHz的信號頻率響應,建議采用如圖14所示的鎖相f/v轉換技術。

在鎖相環電路中,振蕩器被驅動到與輸入參考信號相等的頻率和相位。在諸如合成器的應用中,振蕩器輸出頻率首先通過可編程的“除以n”進行處理,然后作為反饋應用于相位檢測器。這里,振蕩器頻率被強制等于參考頻率的“n倍”,而這個頻率輸出是期望的輸出信號,而不是電壓。在這種情況下,AD650提供緊湊的尺寸和廣泛的動態范圍。

在pll的信號恢復應用中,期望的輸出信號是施加到振蕩器的電壓。在這些情況下,需要輸入頻率和輸出電壓之間的線性關系;ad650制造用于fm解調的極好振蕩器。AD650 VFC的寬動態范圍和出色的線性度允許高性能模擬信號隔離或遙測系統的簡單實施例。圖14所示的電路使用數字相位檢測器,在頻率不相等的情況下也提供適當的反饋。這種相位頻率檢測器(pfd)以集成形式提供。

對該電路的分析必須從7474雙D觸發器開始。當輸入載波在相位和頻率上都與輸出載波匹配時,觸發器的q輸出將同時上升。使用兩個零,然后在異或(xor)門的輸入端使用兩個一,在保持dmos場效應管關閉的情況下,輸出將保持較低。此外,nand門將低復位觸發器為零。在剛剛描述的整個周期中,dmos積分器門保持關閉,使得積分器輸出處的電壓與前一個周期保持不變。然而,如果輸入載波和輸出載波相差幾度,則在兩個信號不匹配的小時間跨度內,xor門將被打開。由于在失配期間q2將很低,負電流將被饋入積分器,導致其輸出電壓升高。這反過來將稍微增加ad650的頻率,從而驅動系統走向同步。以類似的方式,如果輸入載波滯后于輸出載波,積分器將被稍微向下強制以同步兩個信號。使用數學方法,將來自相位檢測器的±25μa脈沖并入相位檢測器增益kd中。

此外,v/f轉換器被配置為響應于10伏輸入而產生1兆赫,因此其增益ko為:

輸入和輸出信號之間的相位關系的動力學可以描述為具有固有頻率ω的二階系統:

和阻尼系數:


對于圖14所示的值,這些關系簡化為35 kHz的固有頻率,阻尼系數為0.8。

對于那些希望確定其他pll頻率和vfc滿標度電壓的分量值的簡單方法的人,可以使用以下食譜步驟:

1、從最大輸入載波頻率fmax(赫茲)和最大輸出電壓vmax確定ko(單位為弧度/伏秒)。

2、根據所需的環路帶寬fn計算c的值。注意,這是輸出信號的期望頻率范圍。環路帶寬(fn)不是最大載波頻率(fmax):即使信號在1兆赫的載波上傳輸,它也可能非常窄。

3、使用以下公式計算R,得出約為0.8的阻尼系數:

如果在實際操作中,pll在達到最終值之前過沖或過沖,則可以通過增大r的值來提高阻尼系數。反之,如果pll超過-阻尼時,應使用較小的R值。


技術文章分類
相關技術文章
天海翼种子